


TECNICHE DIGITALI (O NUMERICHE) SU PORTANTE ANALOGICA

4



Finora si è sempre fatto riferimento a segnali di informazione di tipo analogico trasmissibili mediante tecniche di modulazione analogiche con traslazione di banda, cioè il campo delle frequenze più elevate allo scopo di renderlo idoneo per la trasmissione a distanza.

Quando invece è necessario trasmettere segnali di informazione numerica, ossia in forma digitale, si ricorre a sistemi che impiegano tecniche diverse. In altri termini, poiché i segnali di tipo digitale sono definiti, dal punto di vista spettrale, a «banda larga» occorrono sistemi che impiegano tecniche di modulazione in grado di trasformare lo spettro a banda larga in un altro a banda stretta, affinché si possa inviarlo in una linea telefonica a banda limitata ($0 \div 4$ kHz).

Naturalmente l'unico modo per ottenere la compressione dello spettro a banda larga è quello della conversione del segnale digitale in uno equivalente analogico, pertanto la modulazione deve essere eseguita su portante analogica ossia sinusoidale a frequenza fissa.

Analogamente a quanto accade nelle tecniche precedentemente trattate anche in questo caso la modulazione numerica si basa sul principio della manipolazione dei tre parametri (ampiezza, frequenza, fase) che caratterizzano il segnale della portante. Essa quindi si distingue in:

- ASK (*Amplitude Shift Key*) ossia modulazione a spostamento di ampiezza;
- FSK (*Frequency Shift Key*) ossia modulazione a spostamento di frequenza;
- PSK (*Phase Shift Key*) ossia modulazione a spostamento di fase;
- QPSK (*Quadrature PSK*) ossia modulazione in quadratura a spostamento di fase (mista).

In questo capitolo si prenderanno in considerazione le tecniche ed i dispositivi della modulazione numerica, tralasciando alcuni dettagli che verranno approfonditi nei capitoli dedicati alla «Trasmissione Dati».

La sorgente in questo caso può essere rappresentata da un calcolatore elettronico che fornisce una serie di dati digitali. Segue un circuito codificatore che ha il compito di rendere il segnale da trasmettere immune da eventuali rumori e di garantire un'accettabile qualità di trasmissione.

Il modulatore di tipo numerico converte il segnale da digitale in analogico per adattarlo al mezzo trasmissivo (canale), utilizzando una portante sinusoidale. I tipi di modulazione maggiormente adoperati nei sistemi numerici sono la FSK, PSK e QPSK.


Nell'apparato ricevente si trovano dei dispositivi che eseguono funzioni complementari a quelle dei dispositivi trasmettenti, ossia un demodulatore che trasforma il segnale analogico in numerico per poterlo poi decodificare con una logica analogica ed opposta a quella impiegata nella trasmissione. Se il modulatore utilizzato è bilanciato, occorre ricostruire la portante in ricezione (demodulazione coerente).

4.1 Modulazione ASK

Il codice di trasmissione utilizzato in questa tecnica può essere bipolare (1, -1), modulazione ASK, oppure può essere binario o unipolare (1, 0), modulazione OOK (*On Off Key*). La seconda tecnica è quella maggiormente utilizzata.

Nel primo caso la portante si trova in opposizione di fase oppure in fase in corrispondenza dell'ampiezza -1 o 1 rispettivamente (fig. 4.1a), nel secondo caso invece la portante è presente oppure assente in corrispondenza del dato digitale (bit) «1» o «0» (fig. 4.2b), considerando lo «0» come livello logico basso.

Fig. 4.1
Modulazione ASK:
(a) segnale modulato a due livelli con modulante bipolare (sbilanciata);
(b) segnale modulato OOK a due livelli con modulante unipolare (bilanciata).






Fig. 4.2
Spettro di un segnale ASK considerando il segnale digitale con sequenza alternata di 1 e 0.

Il dispositivo che funge da modulatore è un moltiplicatore bilanciato ad anello (vedi par. 1.8.2) che consente di ottenere in uscita un segnale di tipo ASK, oppure un segnale OOK (in assenza dei due diodi incrociati). Il segnale della modulante è di tipo impulsivo rettangolare avente ampiezza unitaria ed è applicato ai morsetti corrispondenti alle prese centrali dei trasformatori; il segnale della portante invece è applicato ai morsetti del primario del trasformatore di ingresso ed è sinusoidale.

Quando la modulante è positiva, cioè presenta lo stato alto, i due diodi conducono e riportano in uscita il segnale della portante, nel caso contrario, cioè quando la modulante è nulla (stato basso), i due diodi sono interdetti ed in uscita non è presente alcun segnale.


Nei sistemi di trasmissione dati a volte si preferisce utilizzare un tipo di modulazione che consente di semplificare gli apparati di ricezione: si tratta della modulazione a banda laterale unica con soppressione parziale della portante e con l'inserimento di due frequenze pilota generalmente allocate nella banda fonica. Ad esempio preselezionando la frequenza della portante di 2400 Hz e le frequenze pilota di 600 e 3000 Hz si può ottenere, inviando in un mixer queste ultime, la frequenza della portante dal loro battimento ($3000 - 600 = 2400$ Hz). Tali frequenze, quindi, in ricezione serviranno per la ricostruzione della portante. È ovvio che le frequenze pilota non devono creare interferenze e distorsioni sovrapponendosi con le frequenze dello spettro del segnale utile.

Considerando per semplicità il segnale digitale da trasmettere costituito da una sequenza alternata di «1» o di «0» (101010...), avente frequenza di cifra F_c , si può rappresentare lo spettro del segnale modulato OOK (fig. 4.2). Esso sarà costituito da un insieme di righe e di zeri spettrali, posti simmetricamente rispetto alla frequenza della portante f_p , distanziati di un intervallo di frequenza pari a F_c . Infatti sviluppando in serie di Fourier il segnale digitale, che in questo caso è paragonabile ad un'onda quadra, si ottiene uno spettro simile a quello dell'AM. Lo spettro invece riferito al segnale della fig. 4.1a differisce soltanto, a parte le ampiezze delle righe, per il fatto che in corrispondenza della frequenza della portante è presente una riga in più (valore medio).

Gli zeri spettrali si creano per effetto dell'inserimento delle frequenze pilota.

La fig. 4.3 rappresenta due possibili soluzioni di un sistema di trasmissione ASK. La parte dello schema senza i blocchi tratteggiati, si riferisce ad una tecnica di modulazione

Fig. 4.3
Sistema di trasmissione e ricezione ASK a modulazione di ampiezza con soppressione della portante, con soppressione parziale della portante ed inserimento di due frequenze pilota utili per la ricostruzione della portante (parte tratteggiata).



di ampiezza bilanciata con soppressione della portante, mentre l'intero schema di fig. 4.3, comprensivo dei blocchi indicati in tratteggio, si riferisce ad una tecnica di modulazione di ampiezza bilanciata con soppressione parziale della portante e con l'inserimento di due frequenze pilota.

In entrambi i casi i filtri passa banda inseriti dopo i modulatori consentono di limitare la banda di trasmissione del segnale utile, quello invece posto dopo il miscelatore ha il compito di eliminare le frequenze di ordine superiore prodotte dal mixer.

4.2 Demodulazione ASK

Per quanto riguarda il demodulatore ASK anch'esso è un circuito bilanciato: si tratta quindi di un demodulatore a prodotto (vedi cap. 1). Ai due ingressi vengono applicati rispettivamente il segnale modulato ASK ed il segnale della portante ricostruito $V_p' = \cos \omega_p t$ e di conseguenza all'uscita del moltiplicatore si ha:

$$V_{\text{dem}} = A \cdot \cos^2 \omega_p t = \frac{A}{2} \cdot [1 + \cos(2\omega_p t)] = \frac{A}{2} + \frac{A}{2} \cdot \cos 2\omega_p t$$

Segue al demodulatore un filtro passa basso che consente di eliminare il termine a frequenza $2\omega_p t$ (fig. 4.3). Il segnale in uscita del filtro può assumere il valore di ampiezza $\frac{A}{2}$ o 0 a seconda che il bit valga 1 oppure 0. Per associare quindi all'ampiezza ottenuta lo stato 1 o 0 si utilizza un comparatore di soglia di ampiezza massima $\frac{A}{4}$ in modo che venga scelto lo stato logico 1 quando il segnale di uscita è maggiore di $\frac{A}{4}$ e lo stato logico 0 quando tale ampiezza è minore di $\frac{A}{4}$.

Poiché occorre recuperare la portante nel ricevitore sia in fase sia in frequenza, tale demodulatore viene chiamato *coerente*. Oltre al metodo dell'anello ad aggancio di fase (PLL) per il recupero della portante si utilizza spesso il circuito di anello di Costas (*Costas loop*) in quanto dà risultati migliori nel caso di modulazioni a portante soppressa (vedi NA4-1).

Tuttavia un sistema siffatto è sensibile al rumore che può provocare notevoli distorsioni ed errori, poiché rende difficile il riconoscimento di 1 e 0 dovuto all'alterazione del segnale ricevuto (V_{ASK}).

Per rendere il ricevitore meno complesso dal punto di vista circuitale si ricorre alla demodulazione *incoerente*, la quale non richiede alcuna ricostruzione della portante e pertanto il blocco demodulatore-PLL di fig. 4.3 viene sostituito da un *rivelatore d'involuppo*. Il segnale ricevuto viene rivelato in ampiezza e di seguito l'involuppo rivelato viene comparato da un comparatore di soglia avente valore prefissato. Tuttavia la qualità e la prestazione della demodulazione incoerente sono inferiori rispetto a quelle della demodulazione coerente.

La tecnica ASK pertanto, ad eccezione dell'unico vantaggio riguardante la minore larghezza di banda, presenta numerosi svantaggi rispetto alle altre tecniche di modulazione (FSK, PSK, QPSK). Il basso grado di qualità e prestazione incide sull'impiego di questa tecnica, che risulta così poco utilizzata.

4.3 Modulazione FSK

La modulazione FSK (*Frequency Shift Key*) si ottiene associando a ciascun simbolo due frequenze diverse di valore costante. In altri termini la frequenza della portante f_p sposta la sua frequenza tra due valori f_{p1} ed f_{p2} fissi ($f_{p1} < f_{p2}$), cioè viene trasmessa la frequenza

f_{p1} in corrispondenza del bit 0 o stato logico basso e la frequenza f_{p2} in corrispondenza del bit 1 o stato logico alto (fig. 4.4).

Chiamando Δf la *deviazione di frequenza* si possono definire le due frequenze, dette di manipolazione:

$$f_{p1} = f_p - \Delta f \quad f_{p2} = f_p + \Delta f$$

Nel caso di trasmissione binaria (1, 0) si ha:

$$f_{p1} = f_p - \Delta f \quad \text{se il bit è 0}$$

$$f_{p2} = f_p + \Delta f \quad \text{se il bit è 1}$$

Per il buon funzionamento del modulatore è necessario rispettare le seguenti due condizioni fondamentali:

- le frequenze f_{p1} e f_{p2} devono presentare un elevato grado di precisione e stabilità;
- il passaggio tra le due frequenze deve avvenire senza discontinuità di fase (CPFSK = *Continuous Phase FSK*) allo scopo di facilitarne le operazioni nel ricevitore.

Il tipo di modulatore FSK può essere sia analogico che digitale.

Il primo tipo non è altro che un modulatore FM di tipo analogo a quello trattato nel cap. 1, ed al quale si rimanda.

Questo tipo di modulatore, però, anche se produce frequenze di oscillazione abbastanza stabili, non garantisce la continuità di fase nell'istante della transizione tra una frequenza e l'altra. Il secondo tipo è invece illustrato in fig. 4.5a.

In essa sono presenti un oscillatore a quarzo, un blocco di logica ausiliaria, un blocco di logica di modulazione, un divisore integratore ed infine un convertitore digitale-analogico (D/A).

L'oscillatore a quarzo garantisce un'ottima stabilità di frequenza e fornisce il segnale della portante, cioè una serie di impulsi (clock), aventi periodo T . Il segnale di clock viene applicato sia al divisore ausiliario sia alla logica di modulazione.

Il divisore ausiliario, che costituisce la logica ausiliaria, ha la funzione di comandare la logica di modulazione in funzione del segnale dati applicato in ingresso del divisore stesso, associando due frequenze diverse ai simboli logici 0 e 1. La logica di modulazione è costituita da un circuito sommatore ed ha il compito di eseguire la somma dei due segnali applicati ai suoi ingressi.

Infine il divisore integratore, avente fattore di divisione N , ha la funzione di ridurre la discontinuità di fase per non allargare ulteriormente la banda di frequenza del segnale modulato.




Fig. 4.4
Modulazione
FSK:
(a) segnali dati;
(b) segnale
modulato.




Fig. 4.5
Modulatore
digitale FSK:
(a) schema
a blocchi;
(b) relative
forme d'onda.

Quanto più il fattore di divisione (N) è elevato, tanto più diminuiscono le irregolarità del segnale in uscita.

Il segnale ottenuto è del tipo digitale e perciò occorre convertirlo in un segnale di tipo analogico prima di inviarlo nel mezzo trasmissivo (ad esempio una linea telefonica).

Nella fig. 4.5b sono rappresentate le forme d'onda all'uscita di ciascun blocco costituente il modulatore.

All'uscita dell'oscillatore a quarzo è presente un segnale digitale con frequenza costante f_p e periodo T .

Il principio di funzionamento si basa sul fatto che si possono aggiungere o eliminare degli impulsi in intervalli regolari di alcuni periodi. Più precisamente chiamando n il numero di impulsi di clock ed nT gli intervalli regolari, il divisore ausiliario, pilotato dal segnale dati, fornisce un impulso ogni n ; se il dato presente in ingresso ad esempio è «0», il divisore ausiliario dopo n impulsi ne fornisce uno negativo e, pertanto, dopo la somma eseguita dalla logica di modulazione, il periodo del segnale di clock varia per l'effetto dell'eliminazione di un impulso (si elimina l'impulso di ordine n) in:

$$T_1 = \frac{nT}{n-1}$$

In caso contrario, cioè quando è presente in ingresso il dato «1», il divisore ausiliario fornisce un impulso positivo ad ogni intervallo regolare di nT ; la logica di modulazione combina opportunamente gli impulsi forniti dal divisore ausiliario che risultano così inseriti tra quelli del segnale di clock. Il nuovo periodo quindi sarà dato dalla seguente espressione:

$$T_2 = \frac{nT}{n+1}$$

Nei due casi si ottengono le frequenze di manipolazione f_{p_1} e f_{p_2} :

$$f_{p_1} = F_c \cdot \frac{n-1}{n}$$

$$f_{p_2} = F_c \cdot \frac{n+1}{n}$$

in cui F_c rappresenta la frequenza di cifra o di ripetizione.

Il divisore integratore ha la funzione di far scomparire le irregolarità di fase durante il passaggio da f_{p_1} a f_{p_2} e viceversa.

Da quanto esposto si può affermare che ogni volta che si inserisce o si elimina un impulso ad intervalli regolari si ottiene la variazione del periodo (medio) della forma d'onda, quindi la propria frequenza.

Poiché il periodo passa bruscamente dal valore T a T_1 (primo caso della fig. 4.5b) e dal valore T a T_2 (secondo caso della fig. 4.5b) si ha una discontinuità di fase e per questo si preferisce generare le frequenze di manipolazione solamente tramite soppressione di impulsi.

Lo spettro di ampiezza del segnale FSK è riportato nella fig. 4.6a. Infatti un segnale FSK si può pensare come la sovrapposizione di due segnali ASK a frequenze f_{p_1} ed f_{p_2} e quindi sarà costituito da due spettri ASK riferiti alle frequenze di manipolazione.

Lo spettro FSK dipende dall'indice di modulazione definito da:


$$m = \frac{(f_{p_2} - f_{p_1})}{V_{\text{mod}}}$$

dove f_{p_1} ed f_{p_2} sono le frequenze di manipolazione e V_{mod} è la velocità di modulazione espressa in baud (vedi par. 4.5.2), mentre $(f_{p_2} - f_{p_1})$ rappresenta la deviazione di frequenza $2\Delta f$.

Risulta evidente che al diminuire dell'indice di modulazione m , aumenta la velocità di modulazione che comporta l'allargamento della banda passante del segnale modulato (fig. 4.6b). Un valore tipico dell'indice di modulazione è 0,66.

Fig. 4.6

(a) Spettro del segnale FSK (2ASK);
(b) variazione dello spettro per differenti valori dell'indice di modulazione.



4.4 Demodulazione FSK

Il demodulatore o discriminatore FSK può essere di tipo analogico incoerente o digitale.

Il demodulatore incoerente si basa sul principio della rivelazione dei passaggi per lo zero, ossia si valuta la frequenza istantanea del segnale, in questo caso modulato, contando in un determinato periodo di tempo (T) i passaggi per lo zero del segnale ricevuto, stabilendone così la propria frequenza.


Esso è costituito da un limitatore, un derivatore, un raddrizzatore, un monostabile ed un integratore (filtro passa basso). Lo schema a blocchi e le forme d'onda associate a ciascun blocco sono mostrati in fig. 4.7.

Per una demodulazione diretta si deve rispettare la condizione indispensabile di continuità di fase durante la transizione tra le due frequenze di manipolazione f_{p1} ed f_{p2} .

Se tale condizione non si verifica, il rivelatore di passaggi per lo zero non riesce a determinare in modo corretto l'istante in cui è avvenuto il salto di fase e di conseguenza restituisce sequenze di dati distorte.

Il segnale modulato ricevuto dal mezzo trasmissivo viene filtrato da eventuali rumori fuori banda e di seguito è inviato in un limitatore che squadra il segnale analogico. Suc-

Fig. 4.7
Demodulatore
incoerente FSK:
(a) schema
a blocchi;
(b) relative
forme d'onda
nel
demodulatore.



cessivamente il segnale viene inviato in un derivatore il quale fornisce in uscita un segnale impulsivo in modo tale che ogni impulso corrisponda ai passaggi per lo zero del segnale di ingresso. Gli impulsi negativi vengono eliminati, in modo da ottenere una sequenza di impulsi positivi raddrizzati, tramite un circuito rettificatore. Gli impulsi così ottenuti pilotano un multivibratore monostabile che fornisce in uscita un segnale impulsivo di tipo rettangolare il quale, inviato nel filtro passa basso, dà origine ad un segnale avente due livelli diversi. La differenza dei due livelli è tanto maggiore quanto più grande è la differenza tra le due frequenze di modulazione.

Infine un circuito a soglia associa ad ogni livello il simbolo corrispondente (0 o 1), in quanto i livelli di tensione ottenuti all'uscita del filtro sono proporzionali al numero dei passaggi per lo zero e pertanto ai livelli logici 0 e 1.

Per quanto riguarda i demodulatori FSK di tipo digitale si possono distinguere fondamentalmente due tipi:

- discriminatore differenziale;
- discriminatore PLL digitale.

Il primo è rappresentato tramite lo schema a blocchi della fig. 4.8.

Il segnale ricevuto dopo essere stato filtrato dai rumori fuori banda utile viene applicato, tramite il limitatore, ad un circuito limitatore e ad una rete ritardatrice di 90° alla quale segue un limitatore. La porta logica EX-OR esegue la somma esclusiva, fornendo in uscita un segnale, dopo il filtro passa banda, proporzionale alle due frequenze diverse ricevute.

Nel secondo caso invece il circuito è un anello ad aggancio di fase (PLL). Il segnale ricevuto dopo un trattamento opportuno di filtraggio e di squadratura viene applicato ad una porta logica EX-OR che costituisce il comparatore di fase digitale. All'uscita dello stesso si determina un segnale errore proporzionale alla differenza tra la frequenza del segnale proveniente dal mezzo trasmissivo e quello generato dal VCO. Il segnale errore prima filtrato dalle componenti ad alta frequenza controlla in tensione il VCO in modo da agganciare la fase e quindi anche la frequenza del segnale ricevuto. Poiché due sono le frequenze di modulazione, altrettante saranno le tensioni errore a cui corrisponderanno i simboli logici 0 ed 1 (fig. 4.9).

Poiché in questi sistemi il modulatore ed il demodulatore non richiedono alcun tipo di sincronismo tra loro, tali sistemi trovano impiego nelle trasmissioni dati a modeste velocità di trasmissione (300-600-1200 bit/s). La tecnica FSK rispetta le raccomandazioni CCITT V.21 e V.23.




Fig. 4.8
Schema a blocchi di un demodulatore digitale FSK di tipo differenziale.




Fig. 4.9
Schema a blocchi di un demodulatore digitale FSK realizzato tramite PLL.

4.5 Modulazione PSK

Nella modulazione PSK (*Phase Shift Key*), cioè a spostamento di fase, la portante sinusoidale mantiene la propria frequenza costante e varia la fase in modo discontinuo. Il segnale della portante quindi viene variato in fase in modo dipendente dalla sequenza dei bit costituenti il segnale da trasmettere. In altri termini si associa ad ogni stato logico un determinato salto di fase della portante, in questo modo si verifica un prefissato salto di fase in corrispondenza di un determinato stato logico (0 o 1) oppure una particolare sequenza di bit che, come si analizzerà in seguito, dipenderà dal codice di trasmissione adottato. Il numero massimo di salti di fase è 8.

La tecnica di modulazione PSK si può distinguere in:

- bifase o 2PSK;
- polifase differenziale o DPSK (*Differential Phase Shift Key*).


Si parla di modulazione 2PSK o BPSK (*Binary Phase Shift Key*), nel caso in cui ad ogni stato logico si associno due salti di fase della portante. In questo caso la portante varia la propria fase in corrispondenza del bit 0 o del bit 1.

Si parla invece di modulazione DPSK quando i salti di fase del segnale della portante sono più di due. In questo caso i salti di fase possono essere 4 oppure 8 ed associati ad un particolare gruppo o sequenza di bit da trasmettere.

La modulazione PSK che adotta 4 o 8 salti di fase viene indicata con la sigla 4PSK e 8PSK rispettivamente.

Esiste anche un altro tipo che associa a sequenze particolari di bit 16 salti di fase indicato con la sigla QAM-PSK o QPSK il quale adotta una tecnica di modulazione mista, ossia di ampiezza in quadratura (*Quadrature Amplitude Modulation*) e di fase PSK. In esso vengono impiegate due portanti sfasate di 90° .

Fig. 4.10
Suddivisione del piano delle fasi per la determinazione dei salti di fase della portante nella tecnica PSK:
(a) 2PSK;
(b) 4PSK modo A e B;
(c) 8PSK.



Le tecniche PSK a QPSK trovano impiego nel campo della trasmissione dati e in quello dei ponti radio numerici.

Tramite la modulazione PSK i dati da trasmettere, di tipo digitale, vengono trasformati in segnali analogici, cioè in segnali sinusoidali discontinui in fase. Tale conversione digitale-analogica serve per rendere adatto il segnale e poterlo trasmettere in un mezzo di tipo analogico come può essere una linea telefonica o un ponte radio.

Per rendere chiaro il principio su cui si basa la tecnica PSK si fa riferimento al ciclo trigonometrico o piano delle fasi (fig. 4.10).

Per riuscire a determinare i salti di fase della portante sia in numero che in valore (gradi), si suddivide il piano delle fasi in modo diverso, che dipende dal numero delle fasi da associare al segnale dati, ma sempre in un numero di settori uguali. I settori pari al numero dei salti di fase della portante definiscono la modulazione PSK come segue:

- 2PSK = 2 settori = 2 salti di fase (0° , 180°);
- 4PSK = 4 settori = 4 salti di fase (0° , 90° , 180° , 270°);
- 4PSK = 4 settori = 4 salti di fase (45° , 135° , 225° , 315°);
- 8PSK = 8 settori = 8 salti di fase (0° , 45° , 90° , 135° , 180° , 225° , 270° , 315°).

Nel secondo caso si nota che è possibile suddividere il piano delle fasi in due modi diversi (modo A e modo B), adottando sempre uno sfasamento di 90° .

4.5.1 Modulazione 2PSK (bifase)

La modulazione 2PSK viene utilizzata generalmente nei sistemi a bassa velocità di trasmissione. Più precisamente viene usata nelle trasmissioni dati (TD) a $2 \div 8$ Mbit/s via ponte radio e nelle TD a 1200 bit/s via cavo telefonico.

La tecnica della modulazione bifase impiega due salti di fase uno di 0° e l'altro di 180° associandoli rispettivamente allo stato logico del bit 0 e 1 (fig. 4.10a):

- fase $0^\circ \Rightarrow$ bit 0
- fase $180^\circ \Rightarrow$ bit 1

In questo caso il codice di trasmissione usato è quello binario, cioè le possibili combinazioni dei bit trasmessi sono due (1, 0).

Così facendo la fase della portante si inverte, cioè subisce un salto di 180° , quando è presente lo stato alto, mentre si trasmette senza alcuna variazione di fase quando è presente lo stato logico basso (fig. 4.11).

Lo stato 0 viene considerato come livello logico basso, mentre lo stato logico 1 come livello logico alto.

Il salto di fase del segnale modulato 2PSK avviene quindi in corrispondenza del passaggio tra lo stato logico 0 e 1 e viceversa. Il segnale modulato 2PSK si ottiene tramite modulatore bilanciato.

Ai due ingressi vengono applicati il segnale della portante ed il segnale numerico costituito dalla sequenza dei bit da trasmettere.

Se ai morsetti relativi alle prese centrali dei trasformatori è presente il bit 0, al quale si attribuisce per convenzione una polarità positiva, i diodi D_1 e D_2 risultano polarizzati direttamente, mentre i diodi D_3 e D_4 risultano interdetti. I diodi in conduzione lasciano passare in uscita il segnale della portante senza subire variazioni di fase.

Se agli stessi morsetti invece è presente il bit 1, avente polarità negativa, conducono solamente i diodi D_3 e D_4 , perché i diodi D_1 e D_2 sono polarizzati inversamente e di conseguenza viene trasferito in uscita il segnale della portante invertito, cioè in opposizione di fase (180°).

Un segnale in opposizione di fase PSK è equivalente ad un segnale ASK a due livelli.




Fig. 4.11
Forme d'onda
relative alla
modulazione
2PSK e alla
demodulazione
2PSK.

Il segnale analogico ottenuto da una modulazione 2PSK, cioè impiegando il metodo del riferimento fisso, richiede una rivelazione di tipo coerente e pertanto occorre ricostruire la portante per generare in ricezione un riferimento di fase rispetto al quale sia possibile rivelare le variazioni di fase del segnale ricevuto.

Emergono quindi delle difficoltà in ricezione per due ragioni: la prima riguarda il canale telefonico che è soggetto a fenomeni di distorsione di fase che rende difficoltoso il compito del demodulatore; la seconda invece riguarda il demodulatore stesso, costituito, come si vedrà in seguito, da un PLL, nel quale può accadere che il segnale generato localmente dal VCO si trovi agganciato, in modo casuale, con una delle due fasi della portante modulata, creando così una situazione di errato riconoscimento della cifra associata.

Tali inconvenienti si possono superare utilizzando la tecnica di modulazione di fase differenziale (DPSK) che impiega per la rivelazione dei dati un metodo basato sul confronto relativo delle fasi, cioè la rivelazione avviene confrontando la fase in un determinato istante con quella del salto precedente. Ricordiamo in questo caso le modulazioni differenziali 4PSK ed 8PSK.

4.5.2 Modulazione differenziale 4PSK (DPSK)

La modulazione 4PSK viene usata nelle TD a 34 Mbit/s via ponte radio e nelle TD a 2400 bit/s via cavo telefonico.

Poiché in questo caso il piano delle fasi è suddiviso in quattro settori tramite quattro vettori sfasati di 90° (fig. 4.10b), quattro saranno i salti di fase della portante da associare a determinate sequenze di bit. Più precisamente la tecnica 4PSK consiste nel suddividere la sequenza dei bit da trasmettere in coppie o gruppetti da due bit, chiamati *dibit*, associando ad ognuno di essi un determinato salto di fase rispetto a quella precedente (fig. 4.12). Gli standard europei prevedono come livello logico alto il bit 0.

I dibit ($N=2$) costituiscono così un codice di trasmissione diverso da quello binario. Le combinazioni possibili dei dibit che possono essere trasmessi sono 4 ($2^N = 2^2$), cioè tanti quanti sono i salti di fase.

Le normative CCITT stabiliscono le relazioni tra i dibit ed i salti di fase della portante in due diverse configurazioni equivalenti, ossia modulazione di tipo A e di tipo B.

La tab. 1 riporta le raccomandazioni CCITT V.26.

Tab. 1 Standard CCITT V.26.

Dibit	Cambiamenti di fase	
	Modulazione tipo A	Modulazione tipo B
00	0°	$+45^\circ$
01	$+90^\circ$	$+135^\circ$
11	$+180^\circ$	$+225^\circ$
10	$+270^\circ$	$+315^\circ$

Poiché il codice di trasmissione è diverso da quello binario ($N=1$) dove le combinazioni possibili dei dati trasmessi sono due ($2^N = 2^1$) cioè 1 o 0, derivano due velocità diverse dei dati: una è la velocità di trasmissione (V_{tr}), cioè quella riferita al passaggio di un certo numero di cifre binarie (bit) per unità di tempo (1 s); l'altra è la velocità di modulazione (V_{mod}), ossia quella riferita al passaggio di un certo numero di codici di trasmissione per unità di tempo. Nel caso in questione il codice di trasmissione adottato è il dibit e quindi la velocità di modulazione è definita come il numero dei dibit che passano nell'unità di tempo.




Fig. 4.12
Modulazione
4PSK:
(a) modulazione
di tipo A;
(b) modulazione
di tipo B.

Nasce così la seguente espressione fondamentale che mette in relazione le due velocità menzionate:

$$V_{\text{mod}} = \frac{V_{\text{tr}}}{N} \quad [1]$$

dove N rappresenta il codice di trasmissione.

La velocità di trasmissione viene misurata in bit/s, mentre la velocità di modulazione in baud.

Ad esempio nel caso della tecnica 2PSK ($N = 1$) la [1] diventa:

$$V_{\text{mod}} = V_{\text{tr}}$$

cioè non esiste alcuna differenza tra le unità bit/s e baud. Nel caso invece della tecnica 4PSK ($N = 2$) la [1] diventa:

$$V_{\text{mod}} = \frac{V_{\text{tr}}}{2} \quad [\text{baud}] \quad [2]$$

Fig. 4.13

Spettro emesso di un segnale modulato PSK:

(a) segnale

2PSK;

(b) segnale

4PSK;

(c) segnale


8PSK;

(d) segnale

QPSK.

cioè la velocità di trasmissione è doppia rispetto alla velocità di modulazione. In particolare essendo $V_{\text{tr}} = 2400$ bit/s (2400 cifre binarie/s) la velocità di modulazione vale $\frac{2400}{2} = 1200$ baud (1200 dibit/s).

Questo significa che viene dimezzato lo spettro del segnale trasmesso.



Pertanto se la frequenza con cui vengono trasmessi i bit da un computer è F_c (frequenza di cifra) la frequenza con cui vengono trasmessi i dati modulati (dibit) in linea sarà $\frac{F_c}{2}$ (frequenza di simbolo).

Tale dato influisce sulla larghezza dello spettro emesso che in questo caso si dimezza rispetto al caso della tecnica 2PSK in cui la frequenza di cifra è uguale alla frequenza dei dati modulati.

Le figg. 4.13a e b mettono a confronto gli spettri delle tecniche 2PSK e 4PSK. Si nota che all'aumentare della velocità di trasmissione lo spettro si restringe anziché allargarsi.

Gli ultimi due casi della stessa figura verranno analizzati in seguito.

Il modulatore 4PSK è costituito da due modulatori 2PSK, da un oscillatore e da una rete sfasatrice di 90° (fig. 4.14).

L'oscillatore fornisce la portante a frequenza fissa inviandola direttamente nel primo modulatore (con fase di 0°) e sfasata di 90° tramite rete sfasatrice nel secondo modulatore.

Per suddividere i bit in dibit si utilizza un registro a scorrimento a due bit che costituisce la logica di conversione S/P.

Il convertitore S/P invia il bit al sistema dei modulatori bilanciati. In uscita si sommano i prodotti dei due modulatori ottenendo un segnale a quattro fasi diverse (4PSK).

Il registro a scorrimento riceve i dati seriali caricando due bit per volta con un ritmo pari alla velocità di trasmissione.

I due bit seriali vengono scaricati in parallelo dal registro a scorrimento tramite l'ausilio di un clock interno, avente frequenza pari alla velocità di modulazione, formando così in uscita il dibit che comanda il sistema di modulatori bilanciati.

Si effettua quindi una conversione seriale-parallelo che rende più facile la lettura dei dibit in quanto rende possibile la loro lettura simultanea per attribuire istantaneamente il corrispondente salto di fase.

Considerando singolarmente i due modulatori si ha che, quando è presente all'ingresso del modulatore 1 il bit 0, la fase della portante rimane invariata, quando invece è presente il bit 1 la fase subisce una variazione di 180° . Per quanto riguarda il modulatore 2 si ha analogamente il mantenimento della fase se al suo ingresso è presente il bit 0 e la variazione di 180° rispetto al valore di 90° , cioè di 270° , se è presente il bit 1.

Dalla combinazione dei due bit (dibit), cioè considerando ora il funzionamento simultaneo dei modulatori bilanciati in quadratura, ne deriva che quando all'ingresso del sistema è presente ad esempio un dibit con configurazione 00 (bit1 = 0, bit2 = 0) si ha:

- per il modulatore 1 fase 90° (nessuna variazione);
- per il modulatore 2 fase 0° (nessuna variazione).




Fig. 4.14
Schema a blocchi di un modulatore 4PSK di tipo B o di tipo A (blocco tratteggiato incluso).

Di conseguenza la risultante tra i due vettori V_1 e V_2 (V_{12}) corrisponde alla fase di 45° (fig. 4.15a).

Se la configurazione di dibit cambia ad esempio in 01 (bit1 = 0, bit2 = 1) si ottiene:

- per il modulatore 1 fase 90° (nessuna variazione);
- per il modulatore 2 fase 180° (variazione di 180°).

Il vettore V_1 rimane nella posizione iniziale, mentre il vettore V_2 subisce una variazione di fase di 180° rispetto all'ultima posizione. Il vettore risultante corrisponde alla fase di 135° (fig. 4.15b). In modo analogo si ottiene lo spostamento di fase della portante per le restanti due configurazioni 11, 10 (fig. 4.15c, d).

Per ottenere la modulazione di tipo A si può modificare lo schema a blocchi della fig. 4.14, inserendo dopo l'oscillatore una rete sfasatrice di 45° (parte tratteggiata). Così facendo i vettori V_1 e V_2 sono applicati nei rispettivi modulatori sfasati di 45° rispetto ai vettori del caso precedente.

4.5.3 Modulazione differenziale 8PSK (DPSK)

La tecnica 8PSK trova impiego nei sistemi di TD dove la velocità di trasmissione richiesta è doppia rispetto al caso precedente.

Più precisamente viene impiegata nei sistemi TD a 68 Mbit/s via ponte radio e a quelli a 4800 bit/s via cavo.

Il codice di trasmissione utilizzato è il *tribit*, cioè i dati digitali seriali provenienti dalla sorgente vengono suddivisi in pacchetti o gruppetti di tre bit. Essendo quindi $N = 3$ la [1] implica una velocità di modulazione pari a:

$$V_{\text{mod}} = \frac{V_{\text{tr}}(\text{bit/s})}{3} \quad [\text{baud}] \quad [3]$$


cioè la velocità di trasmissione è tre volte superiore alla velocità di modulazione. Un sistema TD avente velocità di trasmissione di 4800 bit/s trasmette in linea dati modulati con una velocità di $\frac{4800}{3} = 1600$ baud, cioè 1600 tribit al secondo.

Lo spettro emesso dal segnale modulato viene quindi ridotto rispetto al caso della tecnica 4PSK, pur aumentando la velocità di trasmissione.

Poiché la frequenza di cifra F_c viene ridotta in $\frac{F_c}{3}$, riduzione dovuta al codice tribit utilizzato, lo spettro emesso si può rappresentare dalla fig. 4.13c. Il modulatore 8PSK è costituito da due modulatori 4PSK sfasati tra loro di 45° (fig. 4.16).

Per suddividere i bit seriali in tribit occorre utilizzare un registro a scorrimento a tre bit con comportamento analogo a quello visto precedentemente. Si passa così dalla tra-

Fig. 4.15
Diagrammi
vettoriali degli
spostamenti di
fase nella
tecnica 4PSK.






Fig. 4.16
Schema
a blocchi di un
modulatore
8PSK:
(a) schema di
principio;
(b) schema
completo.

missione seriale alla trasmissione parallela dei tribit. La rete combinatoria restituisce due coppie di dibit da inviare ai due modulatori 4PSK (bit1, bit2 al modulatore 1, bit3, bit4 al modulatore 2) secondo le raccomandazioni prescritte dal CCITT V.27 riportate nella tab. 2.

Tab. 2 Standard CCITT V.27.

Codice di trasmissione tribit (Q_3 Q_2 Q_1)	Salto di fase differenziale	Fase modulatore 4PSK 1	Fase modulatore 4PSK 2
		Uscita V_{12}	Uscita V_{34}
0 0 1	0°	22,5°	337,5°
0 0 0	45°	22,5°	67,5°
0 1 0	90°	112,5°	67,5°
0 1 1	135°	112,5°	157,5°
1 1 1	180°	202,5°	157,5°
1 1 0	225°	202,5°	247,5°
1 0 0	270°	292,5°	247,5°
1 0 1	315°	292,5°	337,5°

In sostanza il primo modulatore fornisce un segnale modulato 4PSK (V_{12}) di tipo *B*, mentre il secondo modulatore fornisce un segnale modulato (V_{34}) 4PSK di tipo *A* (fig. 4.16b). Dalla combinazione delle due modulazioni si ottiene il segnale 8PSK. Il segnale 8PSK ha un andamento temporale simile a quello 4PSK.

4.5.4 Modulazione mista PSK-QAM (QPSK)

La modulazione QPSK viene impiegata in campi nei quali è richiesta una velocità di trasmissione elevata, ossia nei sistemi a 140 Mbit/s via ponte radio e 9600 bit/s via cavo.

Il codice di trasmissione utilizzato è il *quadribit*, cioè i dati digitali seriali da trasmettere sono suddivisi in gruppi da quattro bit ($N=4$). Tale codice implica una velocità di modulazione ridotta di $\frac{1}{4}$ rispetto alla velocità di trasmissione con cui fornisce i dati la sorgente, ossia:

$$V_{\text{mod}} = \frac{V_{\text{tr}} \text{ (bit/s)}}{4} \text{ [baud]} \quad [4]$$

Ad esempio alla velocità di trasmissione di 9600 bit/s corrisponde una velocità di modulazione di $\frac{9600}{4} = 2400$ baud.

Lo spettro emesso del segnale nonostante l'elevata velocità di trasmissione è abbastanza contenuto, presentando una larghezza di banda molto più stretta rispetto al caso della tecnica 2PSK (fig. 4.13d).

Intuitivamente, secondo il procedimento adottato per le tecniche analizzate, si dovrebbe suddividere il piano delle fasi in 16 settori, perché 16 sono le possibili combinazioni dei quadribit ($2^N = 2^4$), ma questo non è possibile in quanto comporterebbe l'adozione di salti di fase della portata esattamente di $22,5^\circ$ ai quali associare una determinata configurazione dei quadribit; ciò significa mettere il demodulatore in condizioni del tutto svantaggiose in quanto occorrerebbe un circuito complesso in grado di riconoscere con precisione i salti di fase di $22,5^\circ$ senza commettere alcun errore (condizione impossibile).

Si rimedia a questo problema effettuando una modulazione combinata di ampiezza e di fase di tipo PSK-QAM (*Phase Shift Key-Quadrature Amplitude Modulation*).

Il codice di trasmissione rimane sempre il quadribit; più precisamente i tre dei quattro bit (Q_2, Q_3, Q_4), costituenti il codice, rispettano ancora le condizioni del CCITT relative alla tecnica 8PSK e quindi determinano la modulazione di fase, mentre il primo bit (Q_1) dovrà essere fornito da un processo di una modulazione di ampiezza e determina l'ampiezza della portante.

Così facendo i tre bit a modulazione 8PSK richiedono $2^3 = 8$ combinazioni, quindi otto salti di fase; ogni salto di fase può essere determinato da due ampiezze diverse associate allo stato logico 0 o 1, ottenute dalla modulazione di ampiezza, pertanto risultano $8 \cdot 2 = 16$ stati di modulazione mista.

L'ampiezza relativa alla portante (Q_1) nelle varie posizioni di fase è indicata nella tab. 3 insieme alla modulazione 8PSK dei restanti tre bit, che descrive le raccomandazioni del CCITT V.29.

La tab. 3 riporta la situazione sia in modo sintetico sia in modo analitico.

Si nota che gli stati di modulazione aventi ampiezza 3 e $\sqrt{2}$ hanno configurazione comune con $Q_1 = 0$, mentre gli stati aventi ampiezza 5 e $3\sqrt{2}$ hanno configurazione in comune con $Q_1 = 1$. Il modulatore QPSK è costituito da un convertitore serie-parallelo (registro a scorrimento a quattro bit), due decodificatori, due modulatori in quadratura ed un sommatore (fig. 4.17).


Il convertitore S/P ha la funzione di formare i quadribit; essi vengono poi suddivisi in due gruppi di due bit (dibit) ed inviati rispettivamente nei due decodificatori i quali tra-

Tab. 3a Standard CCITT V.29; modo sintetico.

Fase				Ampiezza		
Q_4	Q_3	Q_2	Salto di fase	Fase assoluta	Q_1	Ampiezza relativa
0	0	1	0°	0° - 90° - 180° - 270°	0	3
0	0	0	45°		1	5
0	1	0	90°			
0	1	1	135°			
1	1	1	180°	45° - 135° - 225° - 315°	0	$\sqrt{2}$
1	1	0	225°		1	$3\sqrt{2}$
1	0	0	270°			
1	0	1	315°			

Tab. 3b Standard CCITT V.29; modo analitico.

n. stati	Configurazione binaria				Ampiezza portante	Fase portante
	Q_4	Q_3	Q_2	Q_1		
1	0	0	1	0	3	0°
2	0	0	1	1	5	0°
3	0	0	0	0	$\sqrt{2}$	45°
4	0	0	0	1	$3\sqrt{2}$	45°
5	0	1	0	0	3	90°
6	0	1	0	1	5	90°
7	0	1	1	0	$\sqrt{2}$	135°
8	0	1	1	1	$3\sqrt{2}$	135°
9	1	1	1	0	3	180°
10	1	1	1	1	5	180°
11	1	1	0	0	$\sqrt{2}$	225°
12	1	1	0	1	$3\sqrt{2}$	225°
13	1	0	0	0	3	270°
14	1	0	0	1	5	270°
15	1	0	1	0	$\sqrt{2}$	315°
16	1	0	1	1	$3\sqrt{2}$	315°

Fig. 4.17
Schema
a blocchi di un
modulatore
QPSK.

sformano i diti in quattro livelli di tensione diversi $0, \pm 1, \pm 3, \pm 5$ che costituiscono i segnali delle modulanti (fig. 4.18a) da applicare ai rispettivi modulatori dopo un opportuno filtraggio.

La portante generata da un oscillatore a frequenza fissa (per la raccomandazione V.29 a 1700 Hz) viene inviata direttamente nel modulatore 1 e sfasata di 90° nel modulatore 2. All'uscita del sommatore si ottiene un segnale in quadratura a 16 stati di modulazione, avente espressione:

$$V_{QAM} = A \cdot \cos(\omega_p t + \varphi) = A_x \cdot \cos \omega_p t + A_y \cdot \sin \omega_p t$$

in cui:

A = ampiezza del segnale trasmesso determinata dal bit Q_1 ($3, \sqrt{2}, 5, 3\sqrt{2}$);

φ = fase del segnale portante;

ω_p = pulsazione del segnale portante;

A_x = componente di ampiezza A in fase;


A_y = componente di ampiezza A in quadratura.

Si suppone ad esempio che la portante modulata si trovi nella posizione di fase 0° con quadribit corrispondente 0010 ($Q_1 = 0$) e che il quadribit all'ingresso del modulatore l'istante successivo sia $Q_4 Q_3 Q_2 Q_1 = 1010$.

Dalla tab. 3 precedente si ricava che la portante, avente una fase 0° ed un'ampiezza di 3 V, deve fare un salto di fase di 315° con ampiezza relativa a $\sqrt{2}$ (fig. 4.18a). Nella fig. 4.18b viene rappresentata la corrispondente forma d'onda QPSK.

Poiché tale tecnica impiega una modulazione di ampiezza, il segnale modulato risulta sensibile al rumore. Intorno ad ogni stato di modulazione quindi si distinguono delle aree, dette di decisione, entro le quali il segnale in ricezione viene correttamente riconosciuto anche se distorto. È necessario quindi, affinché non si verifichino errori, che gli spostamenti dei punti di modulazione, dovuti ad eventuali disturbi presenti nel canale, non cadano al di fuori della propria area di decisione (fig. 4.18a).

Fig. 4.18
Esempio di
modulazione
QPSK
(passaggio dalla
configurazione
del quadribit
0010 alla
configurazione
1010):
(a) stati di
modulazione;
(b) segnale
QPSK.



4.6 Demodulazione PSK

La demodulazione dei segnali PSK si distingue in:

- demodulazione coerente CPSK (*Coherent PSK*);
- demodulazione differenziale (DPSK).

La *demodulazione coerente* consiste nell'impiegare un dispositivo avente riferimento di fase fisso, occorre quindi rigenerare la portante nel ricevitore. Essa viene utilizzata per i segnali 2PSK. Quella *differenziale* invece consiste nel rivelare le variazioni di fase per confronto e viene impiegata per i segnali di DPSK bifase.

Esaminiamo brevemente i due tipi di demodulazione.

4.6.1 Demodulazione 2PSK

Coerente CPSK

Per effettuare la demodulazione coerente di un segnale PSK si deve recuperare in modo corretto la frequenza e la fase del segnale portante originario. A tale scopo si utilizza un circuito PLL.

Lo schema a blocchi di un demodulatore coerente è mostrato in fig. 4.19. Il VCO pilotato dalla tensione errore, funzione della differenza di fase tra il segnale PSK e quello generato dal VCO, tende a generare un segnale in modo da agganciare la fase della portante trasmessa. Quando il VCO aggancia la fase e quindi la frequenza della portante, avviene la rivelazione dei dati tramite un rivelatore a prodotto e tramite un opportuno filtraggio si eliminano le armoniche della portante. Mediante una temporizzazione ottenuta dal clock estratto in precedenza si ottengono i dati ricostruiti.

L'estrazione di sincronismo serve per ricavare dal segnale ricevuto il segnale di sincronismo che effettua l'operazione di campionamento e di decisione. Gli istanti di campionamento corrispondono al centro di ogni simbolo e quindi tramite la logica di decisione si può riconoscere ed attribuire lo stato logico 1 o 0, ossia in corrispondenza degli istanti di temporizzazione si verifica se l'ampiezza del segnale supera o meno il valore della soglia prefissata, che solitamente è posto a metà ampiezza del segnale demodulato, e si decide lo stato logico da associare.

Nella fig. 4.11 si riportano le forme d'onda dell'intero processo di mo-demodulazione coerente 2PSK considerando una sequenza casuale di dati da trasmettere.




Fig. 4.19
Schema
a blocchi di un
demodulatore
coerente PSK
(CPSK).

Differenziale DPSK

Tale tecnica si basa sul metodo di rivelazione per confronto, ossia associa ad ogni stato logico da trasmettere una determinata differenza di fase rispetto a quella precedente. La rivelazione avviene confrontando la fase di un determinato intervallo o stato con quella dell'intervallo o stato precedente, in questo modo è possibile riconoscere una variazione di fase senza creare situazioni dubbie.

Lo schema a blocchi di un demodulatore siffatto è riportato nella fig. 4.20. Esso è costituito da un rivelatore a prodotto, un circuito di ritardo di un tempo T_b ed un filtro.

Il tempo di ritardo deve essere pari all'intervallo di cifra (tempo di bit) o tempo di baud dato che il codice adottato è binario.

Il demodulatore differenziale per l'operazione di rivelazione suggerisce l'impiego della stessa portante modulata 2PSK ritardata di un tempo T_b anziché della portante generata localmente. Se $S_d(t)$ è il segnale dati e $S_p(t) = A \cdot \cos(\omega_p t + \varphi_i)$ il segnale della portante allora si può esprimere il segnale modulato come:

$$S_{PSK} = A \cdot S_d(t) \cdot \cos(\omega_p t + \varphi_i)$$

Il segnale ricevuto avrà la stessa espressione se si suppone la distorsione di fase inserita dalla linea nulla. Poiché la portante modulata è ritardata di un tempo di bit T_b è esprimibile tramite la seguente relazione:

$$S_{RIT} = A \cdot S_d(t - T_b) \cdot \cos(\omega_p t + \varphi_{i-1})$$

dove φ_{i-1} rappresenta la fase del segnale modulato ritardata ossia corrispondente all'intervallo precedente di quello considerato a fase φ_i .

Dal prodotto dei due segnali si ottiene:

$$S'_{dem} = S_{PSK} \cdot S_{RIT} = \frac{A^2}{2} \cdot S_d(t) \cdot S_d(t - T_b) \cdot [\cos(\varphi_i - \varphi_{i-1}) + \cos(2\omega_p t + \varphi_i + \varphi_{i-1})]$$

Il filtro passa basso rimuove le componenti dello spettro centrate alla frequenza doppia della portante. All'uscita quindi si preleva il segnale avente espressione:

$$S_{dem} = \frac{A^2}{2} \cdot S_d(t) \cdot S_d(t - T_b) \cdot \cos(\varphi_i - \varphi_{i-1})$$


La variazione di fase dipende dal simbolo che si vuole trasmettere e pertanto si ha:

$$\begin{aligned} \varphi_i - \varphi_{i-1} &= 0^\circ & (\varphi_i &= \varphi_{i-1}) & \text{se il bit è 0} \\ \varphi_i - \varphi_{i-1} &= 180^\circ & (\varphi_i &= \varphi_{i-1} + 180^\circ) & \text{se il bit è 1} \end{aligned}$$

All'istante di decisione della permanenza di fase o meno, si verifica rispettivamente:

$$S_d(t_i) = \begin{cases} +S_d(t_i - T_b) \\ -S_d(t_i - T_b) \end{cases}$$

Fig. 4.20
Schema
a blocchi di un
demodulatore
differenziale
a due fasi.



Il circuito di soglia di ampiezza $\frac{V}{2}$, indipendentemente dal livello di $S_d(t_i)$, consente di rivelare lo stato logico da attribuire con la seguente logica di decisione:

- presenza della tensione $\frac{(A \cdot V)^2}{8}$ se $\varphi_i = \varphi_{i-1}$ ossia bit 0
- presenza della tensione $-\frac{(A \cdot V)^2}{8}$ se $\varphi_i = \varphi_{i-1} + 180^\circ$ ossia bit 1

4.6.2 Demodulazione DPSK (polifase)

Nel caso di demodulazione differenziale polifase si possono distinguere due casi, descritti in seguito, che adottano circuiti simili:

- demodulazione 4PSK;
- demodulazione 8PSK.

Demodulazione 4PSK

Lo schema a blocchi di questo dispositivo è mostrato in fig. 4.21. Il segnale 4PSK ricevuto è inviato in due rivelatori a prodotto. La portante ricostruita localmente viene applicata ai due rivelatori in quadratura, cioè in uno dei due viene inviata sfasata di 90° tramite rete sfasatrice.

Supposto $A \cdot \cos(\omega_p \cdot t + \alpha)$, il segnale ricevuto, indicando con α lo sfasamento causato dal segnale dati, e con $A \cdot \cos \omega_p \cdot t$ il segnale della portante ricostruito, all'uscita del primo rivelatore si ottiene una tensione in termini di coseno di α , mentre all'uscita del secondo rivelatore in quadratura si ottiene una tensione in termini in seno di α .

I due rivelatori stabiliscono se in uscita le tensioni continue sono positive o negative. In altri termini se la fase $\alpha = 45^\circ$ allora all'uscita dei due rivelatori si ottengono due tensioni positive V_A e V_B che dopo il rispettivo filtraggio per rimuovere le componenti indesiderate, vengono interpretate dai circuiti di soglia in stati logici (bit). Il dibit (bit2-bit1) così ottenuto è rappresentato dal codice 00. Se $\alpha = 135^\circ$ allora la funzione coseno fornisce una tensione V_A negativa, corrispondente al bit 1, mentre la funzione seno fornisce una tensione V_B positiva, corrispondente al bit 0. Il dibit quindi ricevuto è 01, e così via per le restanti combinazioni della modulazione di tipo B. Il convertitore parallelo-seriale (P/S) riporta in serie il dibit che arriva alla destinazione alla velocità di trasmissione di partenza.




Fig. 4.21
Schema
a blocchi di un
demodulatore
4PSK.




Fig. 4.22
Schema
a blocchi di un
demodulatore
8PSK.

Demodulazione 8PSK

Il demodulatore PSK a 8 fasi adotta un circuito analogo a quello precedente il cui schema a blocchi è mostrato nella fig. 4.22, introducendo semplicemente degli sfasamenti di 45° .

Il segnale ricevuto viene inviato nei quattro rivelatori di fase.

Il primo rivelatore è in quadratura con il secondo, mentre il terzo ed il quarto sono sfasati di 45° e -45° . I rivelatori in quadratura 1 e 2 funzionano in modo analogo a quello del demodulatore 4PSK. I rivelatori 3 e 4 invece confrontano le due tensioni di uscita applicando la logica precedente, cioè per tensioni positive si assume lo stato logico 0 e per quelle negative lo stato logico 1. Se tali tensioni hanno lo stesso segno, all'uscita del comparatore si ha la cifra 0 altrimenti si ha la cifra 1. I tre bit (bit3-bit2-bit1), che costituiscono il codice di trasmissione (tribit), vengono serializzati dal convertitore P/S. Se ad esempio $\alpha = 135^\circ$, dal rivelatore 1 si ottiene una tensione negativa (bit1 = 1), mentre dal rivelatore 2 si ottiene una tensione positiva (bit3 = 0). Il terzo rivelatore restituisce una tensione negativa, mentre il quarto una tensione positiva. All'uscita del comparatore si ha uno stato logico 1 in quanto le due tensioni sono di segno opposto (bit2 = 1). Il tribit ricevuto è quindi 011 e corrisponde appunto ad un salto di fase della portante di 135° .