

## 5.8 II MOS


Nei MOS (o MOSFET o *transistori ad effetto di campo di tipo MOS*) il gate è isolato dal canale da uno strato di ossido di silicio. Si viene così a costituire una stratificazione di materiali che dà il nome al dispositivo: metallo del terminale di gate, ossido isolante e semiconduttore del canale. Esistono due tipi di MOS: i MOS *ad arricchimento (enhancement)* e i MOS *a svuotamento (depletion)*; per entrambi il canale può essere di tipo  $n$  oppure di tipo  $p$ .

### 5.8.1 MOS ad arricchimento (enhancement MOS)

In fig. 5.17a è illustrata la struttura di un MOS ad arricchimento a canale  $n$  (NMOS); in fig. 5.17b e c sono riportati i simboli dell'NMOS e del PMOS ad arricchimento. In un *substrato* o *corpo (body)* di tipo  $p$  a debole drogaggio sono diffuse due regioni di tipo  $n^+$  ad elevato drogaggio che costituiscono il source ed il drain. Il substrato viene normalmente collegato al source, direttamente dal costruttore all'interno del contenitore, oppure esternamente dal progettista; pertanto, applicando una tensione positiva fra drain e source, le due giunzioni substrato-drain e substrato-source non conducono e la  $I_D$  è sostanzialmente nulla.

Applicando però sul gate una tensione  $V_{GS}$  positiva, il campo elettrico che si stabilisce fra gate e substrato attira, nella regione di substrato sottostante il gate, elettroni provenienti dalle zone di source e di drain e dal substrato stesso. Si viene a formare un vero e proprio condensatore avente il gate per armatura positiva ed il substrato per armatura negativa; l'ossido interposto costituisce il dielettrico. Quando la tensione  $V_{GS}$  supera una *tensione di soglia*  $V_{GS(th)}$  (variabile normalmente da 1 a 6 V), lo strato di elettroni indotti avrà costituito un *canale* continuo di tipo  $n$  fra source e drain (vedi fig. 5.18a), sicché, applicando una  $V_{DS}$  positiva, scorrerà corrente dal drain al source.

Per valori bassi di  $V_{DS}$  il canale si comporta in modo resistivo (*zona resistiva*). Quando  $V_{DS}$  supera qualche volt si manifesta lo *strozzamento*, cioè il canale riduce le sue dimensioni, come indicato in fig. 5.18b, a causa dell'indebolimento del campo elettrico dalla parte del drain, conseguente all'aumento di potenziale del drain stesso. La corrente  $I_D$  a questo punto aumenta ancora con  $V_{DS}$ , ma in modo molto meno sensibile rispetto a prima. Si è in *zona di*




**Fig. 5.17**


(a) Struttura di un NMOS ad arricchimento; (b) simboli dell'NMOS e (c) del PMOS ad arricchimento.

**Fig. 5.18**

Conformazione del canale di un NMOS ad arricchimento:  
 (a) con  $V_{GS} > V_{GS(th)}$  e  $V_{DS} = 0$   
 (b) in zona di strozzamento (pinch-off).

**Fig. 5.19**

NMOS ad arricchimento:  
 (a) caratteristica di uscita;  
 (b) caratteristica di trasferimento.



saturazione. Anche se la pendenza delle curve nella zona di saturazione è un po' più accentuata, il funzionamento e le caratteristiche del MOS sono analoghi a quelli del JFET.

Incrementando  $V_{GS}$ , aumenta l'effetto indotto sugli elettroni, il canale si allarga e la corrente, a parità di  $V_{DS}$ , cresce. In fig. 5.19a sono riportate le caratteristiche di uscita di un NMOS ad arricchimento, in fig. 5.19b la corrispondente caratteristica di trasferimento. In quest'ultima sono indicati tre parametri statici normalmente forniti dal costruttore. Il primo è la *tensione di soglia*  $V_{GS(th)}$  (th sta per *threshold*: soglia), che rappresenta il valore di  $V_{GS}$  al di sotto del quale la corrente  $I_D$  è trascurabile. Viene sempre specificato il valore di  $I_D$  in corrispondenza del quale si misura  $V_{GS(th)}$ ; questo valore (ad esempio  $10 \mu A$ ) è di solito  $1/1000$  della corrente di drain nello stato ON  $I_{D(on)}$ .

Il secondo parametro è la corrente di drain per  $V_{GS} = 0$  ed è indicato con  $I_{DSS}$  o  $I_{D(off)}$ . Ovviamente questo valore è molto piccolo (qualche nA), non essendo ancora presente il canale.

L'ultimo parametro è  $I_{D(on)}$ , corrente di drain nello stato ON, che rappresenta il valore di  $I_D$  in zona di saturazione in corrispondenza ad un valore elevato di  $V_{GS}$  scelto dal costruttore (ad esempio  $V_{GS} = 20 V$ ).

Come per i JFET anche per il MOS viene definita una resistenza  $r_{DS(on)}$  nella regione resistiva. Vengono inoltre forniti dal costruttore i *valori massimi ammessi* (maximum ratings) per le tensioni:  $BV_{DSS}$  (drain-source breakdown voltage) rappresenta la tensione di rottura fra drain e source;  $BV_{GBS}$  (gate-body breakdown voltage) è la tensione di rottura fra gate e substrato, o corpo, del MOS.

Se il substrato non è collegato internamente al source, occorre polarizzarlo in modo che le

due giunzioni di source e di drain non siano polarizzate direttamente.

Poiché lo strato isolante di ossido è molto sottile, può accadere facilmente che un accumulo di cariche sul gate, a causa dell'altissima resistenza di quest'ultimo, provochi una perforazione dello strato, rendendo inservibile il dispositivo. Può ad esempio essere sufficiente toccare con un dito il terminale di gate per danneggiare il dispositivo. Per questo motivo fra gate e substrato sono spesso disposti diodi Zener di protezione, che limitano la tensione applicata al gate.

### 5.8.2 MOS a svuotamento (depletion MOS)

Nel MOS a svuotamento fra le regioni di source e di drain viene diffuso un canale con lo stesso tipo di impurità. In fig. 5.20a è riportata la struttura e in fig. 5.20b e c i simboli dell'NMOS e del PMOS a svuotamento. Essendo il canale prediffuso nel dispositivo, per  $V_{GS} = 0$  la corrente  $I_D$  può scorrere dal drain al source, naturalmente in presenza di una  $V_{DS}$  positiva.

Il canale diviene sede di una distribuzione di potenziale crescente verso il drain, sicché il campo elettrico fra gate e canale tende a rinforzarsi dalla parte del drain. Poiché il gate si trova ad una tensione inferiore a quella del canale, il campo vi induce cariche positive, ovviamente più numerose dalla parte del drain.


Queste cariche positive neutralizzano i portatori negativi e quindi svuotano il canale di portatori liberi, restringendolo dalla parte del drain come è indicato in fig. 5.20d e diminuendo così la conduttanza. Aumentando  $V_{DS}$  si raggiunge lo strozzamento e la corrente entra nella sua zona di saturazione.


Rendendo  $V_{GS}$  negativa, lo strozzamento viene raggiunto per valori minori di  $V_{DS}$ . Il funzionamento è pertanto sostanzialmente identico a quello dei JFET.

In fig. 5.21a e b sono illustrate rispettivamente le caratteristiche di uscita e di trasferimento di un NMOS a svuotamento con i parametri statici più importanti:  $V_{GS(off)}$ ,  $I_{DSS}$ ,  $I_{D(on)}$ . Si può notare dai diagrammi che il MOS a svuotamento può lavorare anche in regime di arricchimento: è sufficiente applicare al gate una tensione  $V_{GS}$  positiva. In questo caso infatti il canale si allarga per le cariche negative indotte dal campo elettrico, consentendo un aumento della corrente di drain  $I_D$ . Pertanto sarebbe più corretto parlare di MOS a svuotamento-arricchimento.

Quanto è stato detto per i dispositivi NMOS è valido anche per i PMOS. Le tensioni e le correnti presentano però valori di segno opposto rispetto a quelle degli NMOS. In particolare l'alimentazione, anziché positiva, sarà negativa.

**Fig. 5.20**  
(a) Struttura di un NMOS a svuotamento;  
(b) simboli dell'NMOS e  
(c) del PMOS a svuotamento;  
(d) il canale allo strozzamento.



**Fig. 5.21**

(a) Caratteristiche di uscita e (b) di trasferimento di un NMOS a svuotamento.

## 5.9 Modi di operare del MOS

Anche il MOS può essere usato come interruttore elettronico, quindi in commutazione, oppure come amplificatore, nella zona di saturazione. Nei circuiti integrati viene impiegato quasi esclusivamente in commutazione; come componente discreto trova impiego in entrambi i modi.

### 5.9.1 Il MOS in commutazione

La configurazione base del MOS operante in commutazione è riportata in fig. 5.22a e b per l'NMOS e il PMOS rispettivamente. Si è usato il simbolismo del MOS ad arricchimento, ma gli stessi circuiti sono validi anche per il MOS a svuotamento.

**Stato OFF.** Per portare un MOS in interdizione è sufficiente che:


$V_{GS} < V_{GS(th)}$		ad arricchimento
$V_{GS} < V_{GS(off)}$	NMOS	a svuotamento
$V_{GS} > V_{GS(th)}$		ad arricchimento
$V_{GS} > V_{GS(off)}$	PMOS	a svuotamento

[5.28]

**Stato ON.** Per portare in piena conduzione un NMOS occorre fornire una  $V_{GS}$  sufficientemen-

**Fig. 5.22**

(a) Circuito base del NMOS e (b) del PMOS in funzionamento ON-OFF.



te alta; questo in particolare per il tipo ad arricchimento, come si può vedere dalla caratteristica di trasferimento di fig. 5.19b. Per il PMOS la  $V_{GS}$  deve essere ovviamente negativa e in valore assoluto sufficientemente elevata.

Poiché nello stato ON il MOS viene fatto lavorare in zona resistiva, il costruttore fornisce il valore  $r_{DS(on)}$  della resistenza del canale in tale zona per un determinato valore di  $V_{GS}$ .

Il MOS in commutazione può così essere rappresentato con lo stesso modello usato per il JFET in fig. 5.6b, dove lo stato chiuso o aperto dell'interruttore corrisponde allo stato ON o OFF del MOS.

### ESEMPIO 5.8

L'NMOS ad arricchimento del circuito di fig. 5.22a è caratterizzato dai seguenti parametri:  $V_{GS(th)} = 2$  V,  $r_{DS(on)} = 1,8$   $\Omega$  per  $V_{GS} = 10$  V,  $I_{D(on)} = 1,8$  A sempre per  $V_{GS} = 10$  V. Sapendo che la tensione di alimentazione è  $V_{DD} = 10$  V e  $R_D = 20$   $\Omega$ , si calcolino i valori delle tensioni e delle correnti negli stati OFF e ON del transistor.

### SOLUZIONE

Per portare in interdizione l'NMOS è sufficiente che

$$V_{GS} < V_{GS(th)} = 2 \text{ V}$$

Ponendo  $V_{GS} = 0$ , l'NMOS è sicuramente OFF; pertanto  $I_D = 0$  e  $V_{DS} = V_{DD} = 10$  V.

Per portare in piena conduzione il transistor si può utilizzare la stessa tensione di alimentazione e porre  $V_{GS} = V_{DD} = 10$  V.

In questo stato, supponendo di lavorare nella zona resistiva del MOS, il transistor può essere rappresentato con la sua  $r_{DS(on)}$ , sicché

$$I_D = \frac{V_{DD}}{R_D + r_{DS(on)}} = \frac{10}{20 + 1,8} = 0,46 \text{ A}$$

e

$$V_{DS} = r_{DS(on)} I_D = 1,8 \times 0,46 = 0,83 \text{ V}$$

L'ipotesi di lavorare in zona resistiva è completamente verificata; infatti la corrente  $I_D = 0,46$  A risulta decisamente inferiore alla corrente  $I_{D(on)} = 1,8$  A, che interesserebbe il MOS se questo lavorasse in zona di saturazione.

## 5.9.2 Il MOS in funzionamento lineare: la polarizzazione

**MOS ad arricchimento.** In questi transistori il legame fra  $I_D$  e  $V_{GS}$  nella regione di saturazione, rappresentato graficamente dalla caratteristica di trasferimento di fig. 5.19b, può essere espresso con buona approssimazione dalla relazione


$$I_D = K (V_{GS} - V_{GS(th)})^2 \quad [5.29]$$

La costante  $K$  non è fornita dalle case costruttrici ma si può ricavare facilmente ponendo nell'eq. [5.29] i valori di  $I_D$  e di  $V_{GS}$  relativi ad un punto noto della curva, ad esempio  $I_{D(on)}$  e la  $V_{GS}$  corrispondente.

Per polarizzare un MOS ad arricchimento a canale  $n$ , occorre fornire al gate una tensione positiva rispetto al source. La rete di polarizzazione più semplice è quella di fig. 5.23a, che non fornisce tuttavia alcuna stabilizzazione in continua. Questa può essere introdotta tramite la solita resistenza sul source  $R_S$ , come indicato nel circuito di fig. 5.23b.

Un'altra possibile rete è quella di fig. 5.23c, in cui la resistenza  $R_1$ , posta fra drain e gate, provvede a stabilizzare il punto di riposo. Si supponga infatti che  $I_D$  tenda ad aumentare;

**Fig. 5.23**  
Circuiti di  
polarizzazione  
dell'NMOS ad  
arricchimento.



crecerà la caduta su  $R_D$ , quindi sia  $V_{DS}$  che  $V_{GS}$  tenderanno a diminuire. La diminuzione di  $V_{GS}$  viene quindi ad agire sulla  $I_D$  in senso opposto all'aumento iniziale, che viene così contrastato.

In questa rete  $V_{GS}$  coincide necessariamente con  $V_{DS}$ . Per avere maggior libertà nella scelta di  $V_{GS}$ , può essere usato il circuito di fig. 5.23d, in cui la stabilizzazione è sempre assicurata tramite  $R_1$  e la tensione  $V_{GS}$  può essere stabilita per mezzo del partitore  $R_1 R_2$ . Si tenga presente che, per gli ultimi due circuiti proposti,  $R_1$  provoca una diminuzione della resistenza di ingresso dinamica. Infatti, per effetto Miller,  $R_1$  introduce all'ingresso del circuito, fra gate e massa, una resistenza equivalente  $R'_1 = R_1 / (1 - A_v)$ , dove  $A_v$  rappresenta l'amplificazione di tensione dello stadio, negativa e di modulo normalmente maggiore di 1.

### ESEMPIO 5.9

Si vuole far lavorare l'NMOS dell'esempio 5.8 nella sua zona di saturazione abbassando il valore della tensione di gate a  $V_{GS} = 5$  V. Si determinino i valori di  $I_D$  e  $V_{DS}$  in questa nuova condizione.

#### SOLUZIONE

Innanzitutto occorre determinare il valore del parametro  $K$  dell'eq. [5.29] specifico dal transistorore utilizzato. È necessario conoscere i valori relativi ad un punto della transcaratteristica, ad esempio  $I_{D(on)} = 1,8$  A e  $V'_{GS} = 10$  V. Allora dall'eq. [5.29]

$$K = \frac{I_{D(on)}}{(V'_{GS} - V_{GS(th)})^2} = \frac{1,8}{(10 - 2)^2} = 28 \text{ mA/V}^2$$

Noto  $K$ , sempre mediante l'eq. [5.29] è possibile ricavare  $I_D$  per  $V_{GS} = 5$  V

$$I_D = K (V_{GS} - V_{GS(th)})^2 = 28 (5 - 2)^2 = 252 \text{ mA}$$

La tensione  $V_{DS}$  vale a sua volta

$$V_{DS} = V_{DD} - R_D I_D = 10 - 20 \times 0,252 = 4,96 \text{ V}$$

L'elevato valore di  $V_{DS}$  conferma che il transistorore è polarizzato nella sua zona di saturazione.

**MOS a svuotamento.** La transcaratteristica di fig. 5.21b può essere rappresentata analiticamente dalla stessa relazione valida per i JFET e più precisamente

$$I_D = I_{DSS} \left( 1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2 \quad [5.30]$$

Nei MOS a svuotamento il gate deve essere polarizzato negativamente rispetto al source, così come nei JFET. Pertanto i circuiti di polarizzazione sono gli stessi usati per i JFET (vedi fig. 5.7a e b).

Per maggiori dettagli sull'analisi ed il progetto dei circuiti di polarizzazione si veda la NAS-2.

### 5.9.3 Il modello del MOS per piccoli segnali

Il modello di fig. 5.11a relativo al JFET è valido anche per i MOS, sia ad arricchimento sia a svuotamento. La transconduttanza  $g_{fs}$  dei MOS, pur essendo dello stesso ordine di grandezza di quella del JFET, può raggiungere valori anche maggiori (da 0,1 a 20 mA/V o più).

Al contrario la resistenza di drain  $r_d$ , a causa della pendenza più accentuata delle curve d'uscita in zona di saturazione, è decisamente inferiore a quella del JFET (da 1 a 50 kΩ). Occorre pertanto prestare una certa cautela nel trascurarla.

Anche per i MOS i fogli tecnici forniscono la transconduttanza per un determinato punto della caratteristica mutua. Per i MOS a svuotamento viene ancora fornito il valore  $g_{fso}$  di  $g_{fs}$  per  $V_{GS} = 0$ . Si può ricavare il valore di  $g_{fs}$  in un punto di funzionamento diverso utilizzando le stesse formule viste per il JFET (vedi eq. [5.9]).

Per i MOS ad arricchimento, chiamando con  $V'_{GS}$  e  $I'_D$  i valori in corrispondenza dei quali è fornita la transconduttanza, che verrà indicata con  $g'_{fs}$ , si può dimostrare facilmente che sono valide le formule

$$g_{fs} = g'_{fs} \frac{V_{GS} - V_{GS(th)}}{V'_{GS} - V_{GS(th)}} \quad \text{e} \quad g_{fs} = g'_{fs} \sqrt{\frac{I_D}{I'_D}} \quad [5.31]$$

dove  $g_{fs}$ ,  $V_{GS}$  e  $I_D$  sono i valori relativi ad un punto di funzionamento qualsiasi.

NA	ES
5-5	12 13 14 15

## Polarizzazione dei FET: analisi e progetto

**NA  
5-2**

In questa NA vengono esposti i metodi di analisi e di progetto sia per i JFET che per i MOSFET.

### JFET: Analisi

Si fa riferimento al circuito generale di polarizzazione riportato in fig. 1, a cui è possibile ricondurre lo schema di autopolarizzazione omettendo  $R_1$  ( $R_1 = \infty$ ).

Se il circuito è stato progettato in modo corretto è lecito supporre che il JFET lavori in zona di saturazione, per cui è valida la relazione di trasferimento vista nel par. 5.2

$$I_D = I_{DSS} \left( 1 - \frac{V_{GS}}{V_{GS(off)}} \right)^2 \quad [1]$$

Si tenga presente che il costruttore di solito fornisce i valori massimi e minimi di  $I_{DSS}$  e  $V_{GS(off)}$ . Applicando il teorema di Thevenin alla maglia di ingresso, si ha l'equazione

$$V_{GG} = V_{GS} + R_S I_D \quad [2]$$

dove

$$V_{GG} = \frac{R_2 V_{DD}}{R_1 + R_2}$$

Nello schema di autopolarizzazione si ha  $V_{GG} = 0$ . La soluzione del sistema delle eq. [1] e [2] fornisce i valori  $I_{DQ}$  e  $V_{GSQ}$  nel punto di riposo  $Q$ . L'equazione alla maglia di uscita

$$V_{DD} = R_D I_D + V_{DS} + R_S I_D \quad [3]$$

permette di ottenere il valore di  $V_{DSQ}$ .




Fig. 1 Circuito di polarizzazione del JFET.

### Soluzione analitica

- Si assumono per  $I_{DSS}$  e  $V_{GS(off)}$  i valori medi (o quelli tipici, se vengono forniti dal costruttore).
- Si ricava  $V_{GSQ}$  dal sistema delle eq. [1] e [2]. Conviene usare la formula risolutiva sotto riportata

$$V_{GSQ} = a + \sqrt{a^2 - b} \quad [4]$$

dove

$$a = V_{GS(off)} \left( 1 - \frac{V_{GS(off)}}{2R_S I_{DSS}} \right)$$

e

$$b = V_{GS(off)}^2 \left( 1 - \frac{V_{GG}}{R_S I_{DSS}} \right)$$

- Dalla eq. [2] si ricava

$$I_{DQ} = \frac{V_{GG} - V_{GSQ}}{R_S} \quad [5]$$

- Dalla eq. [3] si ricava  $V_{DSQ}$

$$V_{DSQ} = V_{DD} - (R_D + R_S) I_{DQ} \quad [6]$$

- Conviene ripetere i calcoli per i valori minimi e massimi di  $I_{DSS}$  e  $V_{GS(off)}$ .

### ESEMPIO

Il circuito è quello di fig. 1, dove  $R_2 = 1 \text{ M}\Omega$ ,  $R_1 = 6,8 \text{ M}\Omega$ ,  $R_S = 9,1 \text{ k}\Omega$ ,  $R_D = 18 \text{ k}\Omega$ . L'alimentazione è  $V_{DD} = 15 \text{ V}$ . Il JFET è un 2N4339, adatto ad amplificare piccoli segnali, cui faremo riferimento anche in seguito. La  $I_{DSS}$  è compresa fra 0,5 e 1,5 mA e la  $V_{GS(off)}$  fra  $-0,6$  e  $-1,8 \text{ V}$ . Assumiamo i valori medi  $I_{DSS} = 1,0 \text{ mA}$  e  $V_{GS(off)} = -1,2 \text{ V}$ .

### SOLUZIONE

Applicando le eq. [4] e [5] si ricavano la tensione  $V_{GSQ} = -0,57 \text{ V}$  e la corrente  $I_{DQ} = 0,27 \text{ mA}$ . Dalla eq. [6] si ricava  $V_{DSQ} = 7,68 \text{ V}$ . Si noti che  $V_{DSQ}$  vale all'incirca  $V_{DD}/2$ , per consentire la maggior dinamica al segnale di uscita.

È opportuno a questo punto ripetere i calcoli per la caratteristica di trasferimento minima e massima. Nella tabella sono riportati i risultati.

# NA 5-2

	$V_{GSQ}$ (V)	$I_{DQ}$ (mA)	$V_{DSQ}$ (V)
$I_{DSS} = 1 \text{ mA}$ $V_{GS(off)} = -1,2 \text{ V}$	-0,57	0,27	7,68
$I_{DSS} = 0,5 \text{ mA}$ $V_{GS(off)} = -0,6 \text{ V}$	-0,19	0,23	8,70
$I_{DSS} = 1,5 \text{ mA}$ $V_{GS(off)} = -1,8 \text{ V}$	-0,97	0,32	6,38

Si noti come la dispersione della caratteristica non influenzi eccessivamente le grandezze di uscita  $I_{DQ}$  e  $V_{DSQ}$  che più interessano per una corretta escursione del segnale.

Alla fine di questa Nota Applicativa è riportato il listato di un programma che esegue automaticamente l'analisi del circuito di polarizzazione del JFET.

## Soluzione grafica.

La soluzione del sistema delle eq. [1] e [2] è data graficamente dall'intersezione delle due curve che rappresentano rispettivamente le eq. [1] e [2]. La prima è la caratteristica di trasferimento. Normalmente i manuali forniscono una curva minima  $a$  ed una massima  $b$ , come indicato in fig. 2.

L'eq. [2] rappresenta la retta di carico, della quale occorre conoscere due punti. Uno ( $A$ ) si ottiene per  $I_D = 0$  e  $V_{GS} = V_{GG}$ , l'altro ( $B$ ) immettendo nella eq. [2] un valore di  $V_{GS}$  e ricavando la  $I_D$  corrispondente.

Le intersezioni della retta di carico con le curve  $a$  e  $b$  forniscono i valori limite del punto di riposo  $I_{DQA}$ ,  $V_{GSQA}$  e  $I_{DQB}$ ,  $V_{GSQB}$ . Da questi si ricavano i valori medi  $I_{DQ}$  e  $V_{GSQ}$ .

Per ricavare  $V_{DSQ}$  non conviene usare la caratteristica di uscita, ma servirsi della eq. [6]. Usando per  $I_{DQ}$  il valore medio si ottiene  $V_{DSQ}$  media. Conviene poi ricavare i valori estremi  $V_{DSQA}$  e  $V_{DSQB}$ .

Si vedano esempi di soluzione grafica in LE5-2.




Fig. 2 Determinazione grafica del punto di lavoro del JFET.

## JFET: Progetto

Le specifiche variano a seconda della configurazione e del tipo di applicazione. Tuttavia normalmente si richiede che l'escursione del segnale d'uscita (*dinamica d'uscita*) sia la più ampia possibile, che l'amplificazione rimanga stabile malgrado la dispersione delle caratteristiche e che la distorsione sia minima.

L'uso della caratteristica di trasferimento non è indispensabile, anche se molto utile.

Conviene seguire il seguente procedimento (con riferimento alla fig. 2).

- Si sceglie il JFET in base alle caratteristiche del circuito e alle indicazioni fornite dal costruttore.

Utilizzando le transcaratteristiche:

- Si sceglie  $Q_A$  (punto a riposo relativo alla curva minima  $a$ ) in modo che  $I_{DQA} \approx 60\% I_{DSSA}$ . Questo valore consente una ragionevole escursione della corrente in regime dinamico.
- Si sceglie come  $Q_B$  il punto della curva  $b$  che presenta la stessa pendenza (cioè la stessa  $g_{fs}$ ) di  $Q_A$ . In questo modo si stabilizza l'amplificazione del circuito nei confronti della dispersione. Per far ciò si traccia la tangente ad  $a$  in  $Q_A$  e la si trasla fino a renderla tangente a  $b$ . Il punto di tangenza trovato è  $Q_B$ .

Non utilizzando le transcaratteristiche:

- Si stabiliscono un valore di  $I_{DQ}$  medio e la massima variazione  $\Delta I_{DQ}$  consentita (ad esempio  $\pm 20\%$ ). Si ricavano così la corrente minima  $I_{DQA}$  e la massima  $I_{DQB}$ . Per un corretto funzionamento anche con la curva minima, occorre che sia  $I_{DQA} < I_{DSSA}$  ( $\approx 60\%$ ).
- Mediante l'eq. [1] risolta rispetto a  $V_{GS}$

$$V_{GS} = V_{GS(off)} \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}} \right) \quad [7]$$

in cui si pongono rispettivamente i valori relativi alla curva  $a$  ( $I_{DQA}$ ,  $I_{DSSA}$ ,  $V_{GS(off)A}$ ) e quelli relativi alla curva  $b$  ( $I_{DQB}$ ,  $I_{DSSB}$ ,  $V_{GS(off)B}$ ), si ricavano  $V_{GSQA}$  e  $V_{GSQB}$ .

- Comunque si siano ottenuti  $Q_A$  e  $Q_B$ , si ricava la pendenza della retta passante per i due punti, cioè  $R_S$ , tramite la relazione

$$R_S = \frac{V_{GSQA} - V_{GSQB}}{I_{DQB} - I_{DQA}} \quad [8]$$

- Si ricava  $V_{GG}$  mediante le relazioni

$$V_{GG} = R_S I_{DQB} + V_{GSQB} \quad [9]$$

oppure

$$V_{GG} = R_S I_{DQA} + V_{GSQA} \quad [9']$$

oppure direttamente dal grafico.




Fig. 3 Punto di lavoro sulle caratteristiche di uscita.

Per la maglia di uscita si vede dalla fig. 3 che, onde consentire la massima escursione al segnale, conviene che il punto a riposo medio  $Q$  si trovi circa a metà fra  $V_{DD}$  e la zona resistiva. Per ridurre al minimo la distorsione scegliamo come limite di tale zona  $|V_{GS(off) max}|$  oppure  $2|V_{GS(off) medio}|$ .

- Poiché l'alimentazione  $V_{DD}$  è di solito data (e non deve superare  $|BV_{GSS}|$ ), si ricava  $R_D$  dalla relazione

$$R_D = \frac{V_{DD} - V_{DSQ}}{I_{DQ}} - R_S \quad [10]$$

dove  $I_{DQ}$  è il valore medio.

Conviene controllare a questo punto che il punto di riposo non venga a cadere nella zona resistiva quando  $I_D$  vale  $I_{DQB}$  e cioè che

$$V_{DSQB} = V_{DD} - (R_D + R_S)I_{DQB} > |V_{GS(off) max}|$$

- Dato l'elevatissimo valore della resistenza di ingresso del JFET, si sceglie normalmente per  $R_2$  un valore elevato (maggiore di 100 kΩ, ad esempio 1 MΩ) e si ricava  $R_1$

$$R_1 = \frac{V_{DD} - V_{GG}}{V_{GG}} R_2 \quad [11]$$

Se le specifiche precisano quale amplificazione deve presentare lo stadio, si può ricavare  $R_D$  dalla formula dell'amplificazione. Ad esempio per lo stadio a source comune  $A_v \approx -g_{fs}R_D$  e quindi  $R_D = -A_v/g_{fs}$ , dove  $g_{fs}$  è la transconduttanza in corrispondenza alla  $I_{DQ}$ .

Successivamente si può procedere come segue:

- Si calcola  $V_{DSQ}$  con l'equazione

$$V_{DSQ} = V_{DD} - (R_D + R_S)I_{DQ}$$

e si verifica che si trovi ben dentro l'area consentita.

- Se necessario si ritoccano i valori di  $I_{DQ}$ ,  $A_v$ ,  $R_D$  e  $V_{DD}$  in modo da ottenere il miglior compromesso possibile.

## MOS: Analisi

Per i MOS a svuotamento il procedimento è identico a quello seguito per i JFET.

Nei MOS ad arricchimento la caratteristica di trasferimento è espressa dalla relazione

$$I_D = K(V_{GS} - V_{GS(th)})^2 \quad [12]$$

dove  $V_{GS(th)}$  è la tensione di soglia.  $K$  è una costante espressa in A/V<sup>2</sup>, che può essere ricavata immettendo nella eq. [12] una coppia di valori noti per  $I_D$  e  $V_{GS}$ . Si ha così

$$K = \frac{I_{D(on)}}{(V'_{GS} - V_{GS(th)})^2}$$

dove  $V'_{GS}$  è il valore corrispondente a  $I_{D(on)}$ .

I circuiti di polarizzazione possono essere ricondotti a due schemi base. Il primo è illustrato in fig. 4, dove  $R_S$  può anche essere omessa qualora non si abbiano esigenze di stabilizzazione nei confronti della dispersione delle caratteristiche.

- In mancanza di  $R_S$ , si vede che  $V_{GSQ} = V_{GG} = V_{DD}R_2/(R_1 + R_2)$ . Sostituendo nella eq. [12] si ricava  $I_{DQ}$ .
- Considerando  $R_S$ , l'equazione alla maglia di ingresso diviene

$$V_{GS} = V_{GG} - R_S I_D \quad [13]$$

Il sistema delle eq. [12] e [13] fornisce  $V_{GSQ}$  e  $I_{DQ}$ . Conviene usare la formula di risoluzione pratica

$$V_{GSQ} = a + \sqrt{a^2 - b} \quad [14]$$

dove

$$a = V_{GS(th)} - \frac{1}{2KR_S} \quad e \quad b = V_{GS(th)}^2 - \frac{V_{GG}}{KR_S}$$

Dalla eq. [12] si ricava poi  $I_{DQ}$ .




Fig. 4 Primo schema di polarizzazione del MOS.

# NA 5-2




Fig. 5 Secondo schema di polarizzazione del MOS.

- Nota  $I_{DQ}$ , si ricava  $V_{DSQ}$  dall'equazione alla maglia di uscita

$$V_{DSQ} = V_{DD} - R_D I_{DQ} - R_S I_{DQ} \quad [15]$$

Il secondo schema di polarizzazione è illustrato in fig. 5, in cui  $R_2$  può anche essere omessa ( $R_2 = \infty$ ). In questo circuito l'equazione alla maglia di ingresso, trascurando la corrente del partitore rispetto a  $I_D$ , fornisce

$$V_{GS} = \alpha(V_{DD} - R_D I_D) = \alpha V_{DD} - \alpha R_D I_D \quad [16]$$

dove

$$\alpha = \frac{R_2}{R_1 + R_2}$$

Ovviamente  $\alpha = 1$  quando manca  $R_2$ .

Si può notare che l'eq. [16] è analoga all'eq. [13] ove si sostituisca  $\alpha V_{DD}$  a  $V_{GG}$  e  $\alpha R_D$  a  $R_S$ . Possiamo pertanto usare ancora la formula risolutiva [14], dopo aver eseguito la sostituzione. Nota la  $V_{GSQ}$ , si ricava  $I_{DQ}$  dalla eq. [12] e  $V_{DSQ}$  dalla eq. [15].

## MOS: Progetto

Per i MOS a svuotamento il procedimento è analogo a quello usato per i JFET.

Per i MOS ad arricchimento si preferisce lavorare sui valori tipici o medi anziché sui valori limite. Se si impiega lo schema di fig. 5, conviene procedere secondo i seguenti passi:

- Si sceglie sulla transcaratteristica tipica  $I_{DQ}$  e

$V_{GSQ}$ , graficamente oppure tramite l'eq. [12].

- Si sceglie  $V_{DSQ}$  in modo che il punto di funzionamento a riposo  $Q$  si trovi circa a metà fra l'inizio della zona di saturazione e  $V_{DD}$ .
- Si ricava  $R_D$  dalla equazione alla maglia di uscita

$$R_D = \frac{V_{DD} - V_{DSQ}}{I_{DQ}}$$

- Si sceglie il valore di  $R_1 + R_2$  superiore ad  $1 \text{ M}\Omega$  (normalmente  $10 \text{ M}\Omega$ ). In base al partitore si ricava  $R_2$ , tenendo presente che  $V_{GG} = V_{GSQ}$

$$R_2 = \frac{V_{GG}}{V_{DSQ}} (R_1 + R_2)$$

e poi  $R_1$  come differenza.

Ovviamente, se si sceglie lo schema senza  $R_2$ , le tensioni  $V_{GSQ}$  e  $V_{DSQ}$  vengono a coincidere e la scelta dell'una condiziona l'altra.

Nel caso si scelga lo schema di polarizzazione di fig. 4, per la determinazione di  $R_S$  può risultare conveniente tener conto della seguente considerazione.

Nei MOS la corrente  $I_D$  tende a diminuire con l'aumentare della temperatura. Per una buona stabilità termica si dimostra che  $R_S$  deve valere

$$R_S = \frac{V_{GSQ} - V_{GS(th)}}{I_{DQ}} \quad [17]$$

Pertanto nel progetto si può procedere così:

- Si seguono i primi tre punti del caso precedente, ricavando così  $I_{DQ}$ ,  $V_{GSQ}$ ,  $V_{DSQ}$  e  $R_D$ .
- Si sceglie  $R_S$  in base alla eq. [17].
- Si ricava  $V_{GG}$  in base alla relazione

$$V_{GG} = V_{GSQ} + R_S I_{DQ} \quad [18]$$

- Si impone per  $R_1 + R_2$  un valore di qualche  $\text{M}\Omega$ , ad esempio  $10 \text{ M}\Omega$ , e si ricavano dall'equazione del partitore sia  $R_2$

$$R_2 = \frac{V_{GG}}{V_{DSQ}} (R_1 + R_2) \quad [19]$$

che  $R_1$  per differenza.